

1. INTRODUÇÃO

Há algum tempo metodologias de automação de processos deixaram de ser aplicadas exclusivamente no meio industrial. A monitoração de processos, bem como ações de controle requerem um sistema para realizar a comunicação entre diversos equipamentos eletrônicos. Diversos meios físicos podem ser utilizados para este fim. Em ambientes industriais e residenciais o que mais se utiliza são cabos especiais. Para novas construções isto não é um problema, pois pode-se projetar uma estrutura especialmente para acomodar uma rede de cabos. Em ambientes já construídos pode não haver a possibilidade de se introduzir tal rede. Outro problema é o crescimento de diversas novas tecnologias que utilizam estruturas de cabeamento distintas o que aumenta a quantidade e a variedade de cabos dentro de uma rede. A utilização da infra-estrutura já existente na rede de distribuição de energia elétrica para a transmissão de dados vem se apresentando cada vez mais como uma alternativa a explorar.

A possibilidade de se utilizar a rede elétrica para realizar transferência de dados não é uma novidade. Existem patentes registradas sobre a transmissão de informação através da rede elétrica que datam de 1924. Desde 1950 as companhias de distribuição de energia elétrica utilizam a própria rede para enviar comandos de controle simples como, por exemplo, ligar e desligar a iluminação pública.

Desde então várias tecnologias foram desenvolvidas com o intuito de explorar essa possibilidade de transmitir dados através da rede elétrica. Duas tecnologias merecem destaque: o código X-10 e o desenvolvimento de tecnologias de espalhamento espectral (*spread spectrum*). O código X-10 foi desenvolvido há mais de 20 anos e é hoje uma referência no desenvolvimento de dispositivos de comunicação via rede elétrica em baixas velocidades, que são utilizados principalmente em projetos de automação predial. As tecnologias de espalhamento espectral, inicialmente desenvolvidas pela indústria militar permitiu minimizar as limitações inerentes deste meio possibilitando posteriormente a transmissão de dados em banda larga via rede elétrica.

Dentre as possíveis aplicações potencialmente suportadas pelas técnicas atuais de comunicação via rede elétrica pode-se citar:

- Telecontagem: medição automática de leitores domésticos de água, eletricidade, gás, etc.
- Gestão de energia elétrica
- Automação predial: sistemas de segurança, controle de temperatura, luminosidade, etc.
- Acesso à internet
- Serviços telefônicos

Encontra-se atualmente no mercado vários dispositivos projetados para efetuar a transmissão de dados via rede elétrica em baixas velocidades. Esta técnica de comunicação, no entanto, ainda é pouca empregada no Brasil. Este trabalho tem como objetivo o estudo de técnicas e produtos atualmente utilizados para este tipo de comunicação, particularmente para aplicações de automação predial, e a proposta de um modem de baixo custo.

2. REVISÃO DA LITERATURA

2.1. COMUNICAÇÃO VIA REDE ELÉTRICA

A Comunicação Via Rede Elétrica é feita através da introdução de um sinal de alta frequência e baixa amplitude ao sinal normal de 60 Hz da rede elétrica. O receptor então opera como um filtro e condiciona este sinal permitindo a recepção de dados. O protocolo mais utilizado na Comunicação Via Rede Elétrica é o X-10.

2.2. TIPOS DE MODULAÇÃO

Podemos citar as seguintes técnicas de modulação como as mais usadas na comunicação via rede elétrica:

- *Phase Shift Keying* (PSK)- esta técnica de modulação é mais adequada em aplicações em que há garantia de coerência entre o sinal transmitido e recebido por um período relativamente longo quando comparado com o recíproco da largura de banda do sinal transmitido.
- *Frequency Shift Keying* (FSK)- essa técnica é mais utilizada em aplicações em que não há garantia de coerência entre as fases do sinal transmitido e recebido.
- *Differential Code Shift Keying* (DCDK)- Essa técnica foi desenvolvida e patenteada pela empresa ITRAM. Permite uma comunicação de até 7.5 Kbps. Suas principais características são:
 1. alta imunidade contra Ruído Aditivo Gaussiano;
 2. alta resistência contra:
 - ruído no pulso de transmissão,
 - interferência em bandas estreitas,
 - variações rápidas nas características da rede,
 - Erros de sincronização,
 - Baixo tempo de sincronização;

2.3. PROTOCOLOS

2.3.1. X-10

O código X-10 tornou-se quase um padrão para a Comunicação Via Rede Elétrica. O formato foi desenvolvido em 1978 para o *Sears Home Control* e o *Radio Shack Plug'n Power System*. Desde então a empresa X-10 tem desenvolvido e produzido versões de seu sistema *Home Control System* para muitas companhias como *Levinton Manufacturing Co.*, *General Electric*, *Stanley and Heath/Zenith Co.*

O formato X-10 no entanto é patenteado e a permissão para o uso deste protocolo só é dada para sistemas que utilizem o circuito integrado TW523 para realizar a comunicação.

2.3.2. Teoria de transmissão para o X-10

A sincronização na transmissão X-10 é feita no ponto de cruzamento do zero da rede elétrica. O objetivo do projeto deve ser a transmissão mais próxima o possível do ponto de cruzamento do zero da rede elétrica devendo ocorrer no máximo 200 microssegundos após o ponto de cruzamento do zero. O nível lógico 1 é representado por um curto sinal de 1 ms e frequência de 120 KHz no ponto de cruzamento do zero, conforme mostra a figura 1. A ausência deste sinal representa um nível lógico 0.

Vale ressaltar que em um sistema trifásico é necessário a transmissão de três sinais para coincidir com o ponto de cruzamento de zero de cada uma das fases




Figura 1 - Sinal da rede elétrica adicionado de sinais de 120 khz – modificado (Figueira, 2003)

O código de transmissão completo dura 11 ciclos da rede elétrica. Os dois primeiros ciclos representam o Código de Início (*Start Code*). Os quatro próximos ciclos representam o Código Local (*House Code*) e os últimos cinco ciclos representam um Código Numérico (1 a 16) ou um Código de Função (Liga, Desliga, etc.), como mostra a figura 2. O conjunto completo (Código de Início, Código Local e Código Numérico ou Código de Função) deve sempre ser transmitidos em grupos de 2 conjuntos e respeitando um intervalo de 3 ciclos da rede elétrica entre cada grupo.




Figura 2- Formato de mensagem X-10- ficha técnica- Power House

Para cada conjunto de bits, os bits referentes ao Código Local e Código Numérico ou de Função devem ser transmitidos a cada meio ciclo de rede elétrica e além disso seu complemento deve ser transmitido no próximo meio ciclo. Por exemplo, se um nível lógico 1 é transmitido em um meio ciclo, no próximo meio ciclo deve-se transmitir um nível lógico 0, como mostra a figura 3.




Figura 3– Modelo de transmissão de uma mensagem X-10 – ficha técnica Power House

2.3.3. Microsoft Simple Control Protocol

O *Microsoft Simple Control Protocol (SCP)* é um protocolo desenvolvido para dispositivos simples com capacidade de cálculo e memória limitadas que operam em um canal de comunicação com uma estreita banda passante (comumente utilizadas na automação predial e doméstica)

A intenção da Microsoft ao desenvolver este protocolo é acelerar a automação predial e doméstica permitindo da unificação do mercado em dois níveis. Primeiramente a Microsoft concede permissão para o uso do SCP para qualquer meio físico de transmissão, diferente do protocolo X-10 que atrela seu uso ao circuito integrado TW523. Em contrapartida qualquer companhia que faça uso deste protocolo deve tornar sua tecnologia de transmissão para qualquer organização que queira fazer uso desta. Desta forma tem-se a garantia de que produtos de diferentes fabricantes são compatíveis e podem ser usados em uma mesmo sistema de automação.

2.3.4. Algumas características do SCP

- *Application and Network Control Protocols* - O SCP é formado por dois protocolos separados: o Application Protocol (AP) para a transmissão de mensagens, e o Network Control Protocol (NCP) que é mais lento e mais robusto e é usado na identificação de canais, dispositivos e funções de manutenção e diagnóstico.
- Comunicação Ponto a Ponto- Uma vez que uma identidade de dispositivo e canal é designada ao dispositivo não é mais necessário um controle central para fazer o

roteamento das mensagens, os dispositivos passam a se comunicar uns com os outros, reduzindo os pontos de comunicação e diminuindo pontos de falhas de comunicação.

- Sistema Otimizado Para Comunicação de Baixa Velocidade- As mensagens SCP são compactas e com pequenos cabeçalhos. A semântica das mensagens e o sinal de controle de dispositivos foram projetados para minimizar o tráfego no canal de comunicação.
- Identificação Automática de Um Novo Dispositivo- Esta característica facilita a adição de novos dispositivos à rede. Também permite que o sistema se recupere automaticamente depois de uma queda de energia do canal.
- Monitoramento de Presença- Os nós do SCP monitoram todos os outros nós em que há comunicação. Se algum destes dispositivos param de operar o SCP detecta este evento e para de enviar mensagens para este nó.
- Operação do tipo *UPnP*- Os dispositivos do SCP seguem os modelos desenvolvidos pelo Fórum *Universal Plug and Play* (UPnP), permitindo que dispositivos que utilizam o SCP operem em conjunto com dispositivos UPnP.

2.3.5. Velocidades de comunicação

A tabela 1 mostra diferentes produtos disponíveis atualmente no mercado.

Dispositivo	Fabricante	Tipo de Modulação	Velocidade de Comunicação Máxima
IT800SCP	ITRAM	DCSK	7,5 Kbps
ST7537HS1	SGS-Thompson	FSK	2,4 Kbps
ST7536	SGS-Thompson	FSK	1,2 Kbps
PLM-24	HTH	Não Disponível	2,4 Kbps
TDA5051A	Philips	Não Disponível	1,2 Kbps
LM 1893/LM2893	National Semiconductor	FSK	4,6 Kbps

Tabela 1- Produtos existentes no mercado

3. FUNDAMENTOS TEÓRICOS

3.1. CARACTERIZAÇÃO DA REDE ELÉTRICA

Um segmento de uma rede elétrica pode conter vários usuários, cada um utilizando a rede para alimentar diferentes aparelhos eletrônicos como por exemplo televisores, luzes, eletrodomésticos, etc e cada um com características elétricas distintas. Este meio se mostra muito hostil para um dispositivos de comunicação que o utilizam. É um ambiente que muda seu comportamento constantemente e de forma aleatória à medida em que aparelhos são ligados e desligados.

Três parâmetros em particular devem ser levados em consideração ao utilizar este meio para comunicação: ruído, impedância e atenuação.

Existem vários tipos de ruídos presentes na rede elétrica, no entanto os mais significativos são:

- Ruído de fundo- são ruídos inseridos por componentes da rede de distribuição de energia, são independentes das ações dos usuários.
- Ruído impulsivo- são ruídos associados a ações dos usuários como por exemplo ligar e desligar um equipamento, e também a cargas que gerem trens de impulso como por exemplo termostatos.

A impedância da rede elétrica está associada às impedâncias que estão a ela ligada. Estas impedâncias estão ligadas em paralelo entre si, o que implica que os dispositivos que apresentam menor impedância são mais significativos. Como o comportamento deste parâmetro varia constantemente e de forma aleatória, modelar a impedância de uma rede é o maior desafio na comunicação via rede elétrica.

A atenuação de um sinal ao longo da rede elétrica é muito elevada. Além da atenuação direta a impedância citada anteriormente contribui na atenuação do sinal, que pode chegar a 100dB/km. Em aplicações em que o sinal é transmitido a longas distancias o uso de repetidores é essencial.

3.2. MODULAÇÃO FSK

3.2.1. Introdução

A técnica de modulação FSK (frequency shift keying) é uma das técnicas de modulação digital mais empregadas em sistemas de rádio de alta frequências além de apresentar aplicações importantes na área de telefonia. Esta técnica, no entanto, não está limitada apenas a estes tipos de aplicação.

3.2.2. FSK binária

A modulação FSK binária, normalmente chamada apenas de modulação FSK, é uma técnica muito utilizada para a transmissão de dados entre aparelhos eletrônicos como por exemplo computadores e teleimpressoras. A transmissão de dados é feita variando a frequência de uma onda portadora contínua entre dois valores distintos. Um valor de frequência, normalmente por convenção o valor mais baixo, corresponde ao nível lógico 0 e o outro valor corresponde ao nível lógico 1. A figura 4 mostra a representação de um dado quando esta técnica é empregada.




Figura 4. Modulação FSK. Os dados binários (a) modulam em frequência a portadora para produzir o sinal FSK (b), o qual tem a frequência característica (c) –modificado(Watson,1980)

Uma outra técnica existente é a FSK dupla. Nesta técnica dois sinais modulados FSK binários são combinados para representar quatro estados distintos.

A figura 5 mostra os parâmetros mais usados na caracterização de um sinal modulado FSK binário. O comprimento do elemento é uma grandeza que representa o tempo mínimo que a onda portadora assume determinada frequência, ou seja, representa o tempo mínimo de duração de cada bit. Este parâmetro depende das limitações do equipamento utilizado na transmissão. Valores típicos de comprimento do elemento variam entre 5 e 22 milissegundos, apesar de algumas aplicações utilizarem comprimentos inferiores a 1 microssegundo e superiores a 1 segundo. Uma outra forma de representar este parâmetro é através do parâmetro velocidade de chaveamento em bauds. Trata-se do valor inverso do comprimento do elemento; se um elemento tem o comprimento de 20 milissegundos sua velocidade de chaveamento será 50 bauds.




Figura 5 - Parâmetros da modulação FSK- modificado(Watson,1980)

A diferença entre as frequências que representam os níveis lógicos 0 e 1 é representada através do parâmetro variação de frequência. Normalmente a variação entre as frequências máxima e mínima é de 50 a 1000KHz, no entanto este parâmetro também depende muito do equipamento utilizado na transmissão. A frequência central nominal é a

média dos dois valores de frequência que a portadora pode assumir. O termo desvio, proveniente da literatura sobre modulação FM, pode ser empregado na descrição de um sistema FSK. O desvio representa o valor absoluto da diferença entre a frequência máxima ou a frequência mínima da portadora e a frequência central. O desvio é numericamente igual à metade da variação de frequência.

Um sinal modulado FSK pode ser transmitido de maneira coerente ou não coerente. Um sinal FSK é coerente caso a fase de cada sinal que representa nível lógico 0 ou o nível lógico 1 apresente uma relação fixa com uma dada referência. Uma maneira de implementar este tipo de modulação FSK é gerar um sinal variando a frequência entre dois valores fixos utilizando um oscilador. A modulação FSK não coerente apresenta algumas limitações: a variação de frequência e taxa de chaveamento devem estar relacionadas. A forma mais comum é utilizar uma relação cuja variação de frequência em Hz seja um múltiplo inteiro da taxa de chaveamento em bauds. Apesar da modulação FSK coerente apresentar uma taxa de erro inferior à modulação não coerente, esta última pode ser implementada com mais facilidade exigindo menos recursos do equipamento utilizado. Na modulação FSK não coerente não existe uma relação de fase entre elementos consecutivos, ou seja a frequência da portadora pode variar a qualquer instante e aleatoriamente.

A codificação de uma seqüência de dados transmitida por um sinal FSK pode ser feita de várias formas e normalmente é dividida em dois grandes grupos: síncrona e assíncrona. Na codificação síncrona as transições entre um sinal de que representa o nível lógico 0 e um sinal que representa o nível lógico 1, e vice versa, são sincronizadas em relação a um relógio (“clock”) de referência tanto na transmissão quanto na recepção. Na codificação assíncrona não existe um sincronismo como descrito anteriormente. Estes sinais contam com um sistema de bit de paridade para controlar os dados recebidos. A figura 6 mostra a transmissão de sinais de forma síncrona e assíncrona.




Figura 6 - Sinais síncrono (a) e assíncrono (b)-modificado(Watson,1980)

3.2.3. Multiplexação por divisão de frequência - Frequency Division Multiplex (FDM)

É possível transmitir vários sinais FSK, simultaneamente, dentro de uma mesma faixa de frequências atribuindo frequências centrais diferentes para cada sinal. Esta técnica é conhecida como Multiplexação por Divisão de Frequência (Frequency Division Multiplex). A figura 7 mostra um exemplo desta técnica.




Figura 7 - Sinal FSK típico em modulação FDM (VTF) com 16 canais- modificado (Watson,1980)

Sistemas de rádio de alta frequência normalmente utilizam 16 canais (cada um com uma frequência central distinta) dentro de uma banda lateral (modulação SSB) de 3KHz. Em sistemas de telefonia o padrão é utilizar de 12 a 24 canais na mesma banda lateral.

Um problema encontrado em sistemas de rádio de alta frequência é a atenuação do sinal em cada canal de forma aleatória. Devido à baixa largura de banda de cada canal este fenômeno afeta apenas um ou dois canais a cada instante. Uma solução para este problema é a duplicação do sinal transmitido em canais diferentes que estão separados por uma faixa de frequência adequada. Esta é a maneira mais simples de resolver esta questão; no entanto, diminui a quantidade de sinais que podem ser transmitidos dentro de um sistema com número fixo de canais. Existem técnicas mais avançadas aplicadas em sistemas mais complexos, o que exige um circuito demodulador mais complexo.

3.2.4. Demodulação FSK

Os métodos utilizados para a demodulação FSK podem ser divididos em dois grandes grupos: demoduladores detectores de FM e demoduladores baseados em filtros.

Os demoduladores detectores de FM tratam o sinal FSK como um sinal FM comum modulado apenas em duas frequências. A figura 8 mostra o diagrama de blocos de um circuito demodulador detector de FM. Inicialmente o sinal passa por um filtro passa faixa, que limita as frequências que serão detectadas. Em seguida um limitador de amplitude regula a amplitude da onda. Um discriminador FM varia sua tensão de saída de acordo com




Figura 7.- Demodulador FSK do tipo detector de FM-modificado(Watson,1980)

a frequência de entrada representando sinais de nível lógico 0 e 1. Como este sinal apresenta uma grande quantidade de ruído, ele passa então por um filtro passa baixas e por um comparador de tensão. A saída do comparador de tensão representa o sinal demodulado.

Uma grande vantagem deste tipo de demodulador é que sua sintonia não é um aspecto tão crítico. Basta que o demodulador consiga diferenciar duas frequências distintas, diferente de um sistema FM em que é necessário diferenciar várias frequências distintas. Nas primeiras aplicações de modulação FSK binária havia uma tendência maior de se utilizar este tipo de demodulador. Pode-se utilizar um circuito PLL dentro deste grupo de demoduladores, tendo como vantagem o baixo custo que este tipo de circuito apresenta hoje em dia. Demoduladores baseados em PLL têm um desempenho similar ou superior a demoduladores cuja implementação eletrônica não o utiliza.

Este tipo de demodulador é normalmente implementado no caso da modulação binária FSK. Para circuitos que empregam a técnica DFSK ou que duplicam sinais em frequências distintas, no caso FDM, a implementação de demoduladores detectores de ondas FM mostra-se complexa e pouco eficiente.

Pode-se dizer que demoduladores detectores de FM não são ótimos, já que apresentam desempenho inferior ao esperado teoricamente. A figura 9 mostra o espectro de

freqüências de um sinal FSK típico. Nota-se que quase toda energia dos sinais que representam os níveis lógicos 0 e 1 está contida numa faixa de freqüências igual ao dobro do taxa de variação do sinal, centrada nas freqüências que representam os níveis lógicos 0 e 1. Esta é a representação de um sinal sem ruído.




Figura 8- Espectro de freqüências simplificado de um sinal FSK binário típico –modificado (Watson,1980)

A figura 10 apresenta um sinal FSK imerso em ruído bem com a limitação do filtro passa faixa. O sinal de ruído f_A é barrado na primeira etapa do circuito pelo filtro passa faixa. O sinal de ruído f_B passa pelo filtro passa faixa, no entanto ele é barrado pela ação do limitador de tensão, pois neste elemento o sinal dominante é aquele que apresenta maior intensidade. Esta característica do limitador de tensão faz com que o sinal f_C seja dominante em relação aos sinais transmitidos impossibilitando a demodulação do sinal transmitido. Esta é a grande desvantagem de se utilizar um demodulador detector de FM em sistemas modulados pela técnica FSK binária.




Figura 9–Sinal FSK imerso em ruído

O outro grupo de demoduladores, os demoduladores baseados em filtros, podem ser vistos como uma tentativa de otimizar a demodulação em sistemas modulados pela técnica FSK binária. Neste tipo de demodulador ao invés de se utilizar um filtro passa faixa que abrange toda a faixa de frequências do sinal de entrada, como no demodulador detector de FM, dois filtros passa faixa são utilizados, cada um sintonizado nas diferentes frequências que a portadora pode assumir. Desta forma qualquer sinal de ruído cuja frequência está dentro da faixa de frequência do sinal de entrada será rejeitado.

A figura 11 mostra o espectro de frequências de um sinal modulado pela técnica FSK binária e a limitação de um demodulador baseado em filtros.





Figura 10-Espectro de demodulação simplificado para demoduladores FSK do tipo filtro – modificado (Watson,1980)

As saídas dos dois filtros são ligadas a um comparador, conforme mostra o diagrama de blocos apresentado na figura 12. Este comparador fornece uma saída que representa o nível lógico 1 caso o sinal de entrada proveniente do filtro ajustado para a frequência mais alta seja maior do que a saída do filtro ajustado para a frequência mais baixa. A representação de um sinal que representa o nível lógico 0 é feita de maneira análoga.



.Figura 11- Demodulador FSK com filtros casados- modificado (Watson,1980)

3.3. ELO FECHADO POR FASE

3.3.1. Introdução

Os primeiros estudos propondo um circuito elo fechado por fase (phase locked loop, PLL) datam de 1922, apesar do circuito como conhecido hoje em dia ser atribuído a [Bellescize, 1932]. Na época pouca aplicação foi encontrada para este circuito, que só começou a ser largamente utilizado nos anos 60.

Atualmente este circuito está presente em todos os lares principalmente em televisores e em rádios. O circuito também é empregado em aplicações mais complexas como telemetria espacial, instrumentação e várias outras aplicações que requerem um alto grau de imunidade a ruído e uma largura de banda estreita. Muitas destas aplicações empregam técnicas de modulação complexas e operam em frequências de microondas. Por estes motivos em aplicações mais complexas o circuito PLL normalmente é composto por circuitos discretos. Para aplicações em frequências mais baixas, até 100 MHz circuitos integrados são amplamente utilizados, devido ao seu baixo custo e alto desempenho.

3.3.2. Princípio de funcionamento

O circuito elo fechado por fase é um circuito que sincroniza um sinal de saída (emitido por um oscilador controlado por tensão – “OSC”) e um sinal de referência (externo ao PLL), tanto em relação à fase quanto à frequência. Quando o sistema se encontra

sincronizado, no estado travado, a diferença entre as fases do oscilador e do sinal de referência é zero, ou um valor muito pequeno.

Se a diferença entre as fases aparece, um mecanismo de controle, inerente à configuração do circuito, altera a frequência do oscilador de forma a minimizar a diferença entre as fases. Neste sistema de controle a saída do oscilador se encontra travada em relação à fase do sinal de referência. Por isso o circuito é conhecido como elo fechado por fase.

O diagrama de blocos da figura 13 mostra o funcionamento do circuito PLL.




Figura 11- Diagrama de blocos do circuito PLL- modificado (Best, 1980)

O circuito PLL é formado por três blocos funcionais básicos:

1. Um oscilador controlado por tensão (OSC)
2. Comparador de fase
3. Filtro para o elo

É possível também utilizar um oscilador controlado por corrente no lugar do oscilador controlado por tensão sem alterar o princípio de operação do sistema.

Para analisar seu funcionamento algumas variáveis devem ser definidas:

1. Sinal de referência ou sinal de entrada $u_1(t)$
2. Frequência angular do sinal de entrada ou referência ω_1
3. Sinal de saída do oscilador controlado por tensão $u_2(t)$

4. Frequência angular do sinal de saída do oscilador controlado por tensão ω_2
5. Sinal de saída do comparador de fase $u_d(t)$
6. Sinal de saída do filtro para o elo $u_f(t)$
7. Diferença de fase, definido como a diferença entre os sinais $u_1(t)$ e $u_2(t)$, θ_e

A partir destas definições é possível analisar o diagrama de blocos da figura 13, inicialmente pelo OSC. O OSC oscila a uma frequência angular de ω_2 , que é determinada pelo sinal de saída u_f do filtro para o elo. Esta frequência angular é dada por:

$$\omega_2(t) = \omega_0 + K_0 u_f(t)$$

em que ω_0 é a frequência angular central do OSC (esta grandeza será detalhada posteriormente) e K_0 representa seu ganho em $s^{-1}V^{-1}$.

O comparador de fase recebe como entradas o sinal de saída do OSC e o sinal de referência u_1 . A partir da diferença de fases entre estes dois sinais, ou seja a diferença de fase θ_e , este componente gera o sinal de saída u_d proporcional a esta diferença:

$$u_d(t) = K_d \theta_e$$

em que K_d representa o ganho do comparador de fase em volts.

O sinal de saída do comparador de fase consiste em uma componente CC e uma componente indesejada CA. A principal função do filtro para o elo é eliminar esta última. Normalmente utiliza-se um filtro passa baixa de primeira ordem.

Já é possível analisar neste momento o funcionamento dos três blocos operando como um todo. Para esta análise serão considerados três casos. Primeiramente se assume que a frequência angular do sinal de referência u_1 é igual à frequência angular central do OSC (ω_0). Neste caso o OSC está operando na sua frequência central e o sinal de erro de fase θ_e é zero. Conseqüentemente o sinal u_d gerado pelo comparador de fase será zero, o que leva o sinal de saída u_f do filtro para o elo a zero. Esta condição permite ao OSC operar na sua frequência central.

Supondo agora que a diferença de fase θ_0 inicialmente não fosse zero. O comparador de fase, neste caso, gera um sinal de saída u_f diferente de zero. Este sinal é transmitido ao OSC (com um certo atraso) através do filtro para o elo. Esta condição faz com que o OSC varie sua frequência de operação de modo a diminuir a diferença de fase θ_0 . Este ciclo se repete até que a diferença de fase seja nula.

Finalmente observa-se o caso em que o sinal de referência sofre uma súbita variação de $\Delta\omega$ no instante t_0 . Como se pode observar na figura 14 a fase do sinal de referência começa a ter um avanço em relação ao sinal de saída do OSC. Com isso aparece um erro de fase, que aumenta com o tempo. A partir deste erro o comparador de fase gera um sinal de saída $u_d(t)$ que também aumenta com o tempo. Depois de um certo atraso ocasionado pelo filtro para o elo, $u_f(t)$ também aumentará. Esta condição leva o OSC a aumentar sua frequência. Desta forma, ao fechar o ciclo a diferença de fase irá diminuir e após um certo tempo o OSC irá operar na mesma frequência do sinal de referência. Dependendo do tipo de filtro utilizado, este sinal pode ser reduzido a zero ou a um valor muito baixo.


Neste regime o OSC opera em uma frequência maior do que sua frequência central (na verdade $\omega_2 + \Delta\omega$). Isto leva o sinal de saída do comparador de fase a se manter com um valor final:

$$u_f = \Delta\omega/K_0$$

Observando este funcionamento pode-se perceber que caso o sinal de referência seja um sinal modulado por frequência, então o sinal de saída do filtro para o elo u_f representa o sinal de demodulação da referência.

Uma característica interessante do circuito PLL é sua alta imunidade a ruído presente no sinal de referência. Devido a sua configuração, caso o sinal de referência seja um sinal altamente ruidoso, o comparador de fase tenta medir a diferença de fase entre este e o sinal de saída do OSC. O ruído do sinal de referência faz com que a passagem por zero deste sinal varie de forma estocástica. Isto faz com que o sinal de saída do comparador de fase oscile em torno de um valor médio (o que ocorre no efeito “jitter”). Este sinal é transmitido para a entrada do OSC passando primeiramente pelo filtro para o elo. Dependendo da frequência de corte deste filtro, todo o ruído, ou pelo menos grande parte dele, pode ser barrado, levando o OSC a oscilar a uma frequência de forma que sua fase corresponda a uma média dos valores da fase do sinal de referência $u_1(t)$. Levando em conta este aspecto do funcionamento do circuito PLL pode-se dizer que o mesmo é capaz de detectar um sinal imerso em ruído.

Por último cabe dizer que o circuito PLL pode ser visto como um servo sistema em que o controle é feito sobre a fase do sinal de saída u_2 do OSC.



3.3.3.

Características dos PLL

Os parâmetros apresentados a seguir são frequentemente citados em artigos sobre PLL, além de serem decisivos na escolha de um circuito para determinado projeto. Alguns destes parâmetros já foram citados anteriormente.

Frequência central (f_0, ω_0)- é a frequência em que o OSC oscila quando não recebe um sinal de entrada. As unidades destes parâmetros são Hz e rad/seg respectivamente.

Faixa de travamento ($2f_L, 2\omega_L$)- representa a faixa de frequências em que o circuito PLL consegue permanecer estável. Normalmente esta faixa está centrada na frequência central ω_0 . A variação que

este parâmetro pode apresentar em relação a sua frequência central é chamada de faixa de rastreamento, ou seja a faixa de rastreamento é metade da faixa de travamento.

Faixa de captura ($2f_c, 2\omega_c$)- apesar do PLL ser capaz de permanecer estabilizado em frequências que estejam dentro da faixa de travamento, ele pode não entrar neste regime em frequências próximas aos extremos da faixa de travamento devido à banda passante do filtro para o elo. Esta faixa também está centrada na frequência central ω_0 . A variação que este parâmetro pode apresentar em relação à sua frequência central é chamada de faixa de travamento. Nota-se que a faixa de captura não pode exceder a faixa de travamento.

Tempo de travamento (t_i)- representa o tempo necessário para que o circuito se estabilize dado um sinal de referência. Este parâmetro depende principalmente da banda passante do filtro para o elo, sendo ele inversamente proporcional à banda passante.

Ganho de conversão do comparador de fase (K_d)- trata-se de uma constante de conversão que relaciona a diferença de fase θ_e e a saída do comparador de fase quando o circuito se encontra no estado de travamento.

Ganho de conversão do OSC (K_0)- trata-se de uma constante de conversão que relaciona a variação entre a frequência central f_0 do OSC e a frequência correspondente ao sinal de entrada do mesmo.

Ganho do elo (K_v)- é o produto dos ganhos K_d , K_0 e do ganho CC do filtro para o elo.

Ganho do elo fechado (CLG)- a frequência do sinal de saída bem como sua fase podem ser determinadas através do produto do sinal de referência e o CLG, em que o CLG é dado por:

$$CLG = \frac{K_v}{1 + K_v}$$

Coefficiente de amortecimento (ζ)- trata-se do coeficiente de amortecimento de um sistema de segunda ordem com realimentação. Para o PLL este parâmetro representa sua habilidade de responder rapidamente a uma variação na frequência do sinal de referência sem que apareça um sobrepasso excessivo.




Figura 13 – Faixas de operação do PLL – modificado (nota de aplicação- Philips)

3.3.4. Efeito do filtro passa baixa no circuito

O filtro passa baixa apresenta duas funções importantes dentro do funcionamento do PLL. A primeira, já citada, diz respeito à rejeição de ruídos provenientes do sinal de referência. O filtro também age como uma memória de curta duração para o PLL, possibilitando a recuperação do sinal se o circuito sair do seu estado de travamento devido a um transiente ocasionado pelo ruído. A diminuição da largura de banda do filtro passa baixa tem os seguintes efeitos sobre o desempenho do PLL:

O processo de captura torna-se mais lento e o tempo de travamento aumenta.

A faixa de captura diminui.

A rejeição ao ruído do PLL, pois mais ruído proveniente da saída do comparador é barrado, conforme explicado anteriormente.

A resposta no transitório torna-se subamortecida.

3.3.5. O circuito integrado CD4046BC

O circuito integrado CD4046BC é um circuito do tipo elo fechado por fase de baixa potência. Ele é composto por:

- Oscilador controlado por tensão linear e de baixa potência.
- Um seguidor de tensão
- Um diodo zener

- Dois comparadores de fase

A figura 16 representa o circuito. Os dois comparadores de fase têm a entrada comum. O comparador de fase I é uma porta ou exclusiva e gera um sinal de erro digital e mantém uma diferença de fase de 90^0 em relação à frequência central do OSC.




FIGURE 1.

Figura 14- Representação do CD4046 –(ficha técnica do fabricante)

O comparador de fase II é uma rede de memória digital controlada pela borda. Este elemento do circuito produz um sinal digital proporcional à diferença de fase e um sinal que indica se o PLL está no estado de travamento. Uma diferença de fase de 0^0 é mantida entre o sinal de referência e o sinal de entrada do comparador.

O oscilador controlado por tensão produz um sinal cuja frequência varia de acordo com o sinal de entrada deste elemento do circuito. A faixa de frequências que o OSC pode assumir depende de C1, R1 e R2.

O seguidor de tensão da saída do OSC deve ser conectado referencial de 0V através de um resistor de $10\text{ K}\Omega$ ou um valor superior.

O circuito opera em frequências de até 1,3 MHz e pode ser alimentado dentro da faixa de 3 a 18 V. Ele possui ainda uma entrada de habilitação. O OSC e seu seguidor de tensão são desabilitados caso um sinal correspondente ao nível lógico 1 apareça na entrada “inhibit”. Para habilitar estes elementos deve-se ter um sinal correspondente ao nível lógico 0 na entrada “inhibit”.

4. DESENVOLVIMENTO

4.1. CONCEPÇÃO

Na concepção inicial do modem algumas escolhas foram feitas. Optou-se por utilizar a técnica de modulação FSK por se mostrar uma técnica de simples implementação e maior robustez em relação a outras técnicas aplicadas na comunicação via rede elétrica, como a modulação ASK por exemplo. A faixa de operação em torno de 100kHz foi escolhida para garantir que o circuito demodulador seja capaz de distinguir entre as duas frequências utilizadas. A frequência mínima escolhida foi de 300kHz pois esta frequência se encontra muito acima da frequência fundamental da rede elétrica, afastando-se assim de possíveis ruídos presente na rede.

A concepção do modem se dividiu em duas etapas: o modulador e o demodulador. O diagrama de blocos do circuito emissor do moden está representada na figura 17.




Figura 15- Concepção do emissor do emissor

A primeira etapa é o circuito modulador, este circuito deve receber como entrada um sinal digital, que neste caso varie entre 0 e 5V, e gerar em sua saída um sinal cuja frequência varie entre dois valores, cada um representando um nível lógico. Este sinal deve ser amplificado pois pode sofrer atenuação ao ser injetado na rede elétrica. A implementação de um circuito amplificador de potencia é necessária. Por último deve-se

implementar um filtro para garantir que o sinal transmitido seja injetado na rede e que nenhum sinal passe da rede elétrica no circuito.

O diagrama de blocos do circuito receptor está representado na figura 18.




Figura 16- Concepção do receptor

Este circuito deve receber o sinal modulado da rede elétrica e gerar um sinal digital. Inicialmente este circuito deve filtrar o sinal da rede elétrica para processar apenas o sinal transmitido. Em seguida este sinal deve passar por um comparador pois o sinal pode ter sido atenuado ao longo da rede elétrica deformando assim sua forma de onda. O sinal condicionado é passado ao circuito demodulador que gera na sua saída um sinal que assume dois valores distintos de tensão, cada um representando um nível lógico. Finalmente um comparador garante que a saída do circuito seja 0 ou 5V.

Os circuitos implementados correspondentes a cada bloco do diagrama, bem como seu diagrama esquemático, serão detalhados a seguir.

4.2. MODULADOR

A primeira etapa do desenvolvimento do modem foi a concepção de um circuito modulador. Um modulador FSK deve operar da seguinte forma: para um sinal representando o nível lógico 0 o modulador deve emitir uma onda com uma determinada amplitude e uma determinada frequência. Para o nível lógico 1 o modulador deve emitir uma onda com a mesma forma e mesma amplitude e com uma frequência diferente.

O CD4046 possibilita a utilização apenas do seu OSC. O funcionamento do OSC corresponde ao funcionamento de um modulador FSK. O funcionamento deste componente é ajustado por meio de capacitores e resistores externos ao circuito integrado. O procedimento a seguir foi adotado para se obter o funcionamento desejado do OSC:

Dada as frequências máxima e mínima em que o PLL irá operar, o primeiro passo é determinar R2 e C1 a partir da frequência mínima, através de uma figura apresentada na ficha técnica do fabricante.

Calcula-se a razão entre a frequência máxima e a frequência mínima. A partir desta razão obtém-se a razão R2/R1 através de uma figura apresentada na ficha técnica do fabricante.

Optou-se por utilizar a frequência de 300 kHz para representar o nível lógico 0 e a frequência de 400 kHz para representar o nível lógico 1. Estas duas frequências representam respectivamente as frequências máxima e mínima de operação do OSC. Desta forma quando um sinal de 5 VCC for aplicado à entrada do OSC através do pino 9 do CD 4046, o mesmo irá oscilar na frequência máxima. Quando um sinal de 0V CC for aplicado à entrada do OSC o mesmo irá oscilar na frequência mínima. Desta forma é possível modular uma sequência de dados no padrão TTL. Os valores de R1, R2 e C1 correspondentes a esta faixa de operação são:

Com $f_{\min} = 300$ kHz, de acordo com a figura apresentada na ficha técnica do fabricante

$$R2 = 10 \text{ k}\Omega$$

$$C1 = 100 \text{ pF}$$

A razão entre as frequências máxima e mínima é:

$$\frac{f_{\max}}{f_{\min}} = 1,333$$

Consultando a figura apresentada na ficha técnica do fabricante, temos a seguinte razão entre R2 e R1:

$$\frac{R1}{R2} = 0,3$$

Com o valor de R2 já determinado temos

$$R1 = 33 \text{ k}\Omega$$

Estes valores não correspondem aos valores implementados. A qualidade gráfica do datasheet do fabricante permite apenas que se tenha uma estimativa destes valores. Um ajuste foi feito nos valores destes componentes para se obter um resultado satisfatório.

Cabe ressaltar que como apenas o OSC do CD 4046 será utilizado não é necessário fechar o elo com um filtro. Nota-se ainda que a entrada “inhibit” do circuito não está ligada a ponto nenhum; este fato será explicado posteriormente. O circuito resultante é apresentado na figura 19.




Figura 17 - PLL ajustado como emissor

4.3. ETAPA DE POTÊNCIA PARA O MODULADOR

Com o circuito apresentado anteriormente já é possível realizar a modulação de um sinal. Não é possível, no entanto, utilizar apenas este sinal para a aplicação desejada neste projeto. Isso por que uma das características do circuito integrado CD 4046 é seu baixo consumo de potência ($70 \mu\text{W}$ com $f_0 = 10 \text{ kHz}$, $V_{DD} = 5 \text{ V}$). O sinal gerado pelo modulador será transmitido através da rede elétrica, que apresenta uma impedância significativa para um circuito de baixa potência, conseqüentemente o sinal será atenuado, impossibilitando a recepção por outro circuito ligado à rede.

Para resolver essa questão é necessário a utilização de um circuito que seja capaz de aumentar a potência do sinal a ser transmitido. Este circuito está representado na figura 20. O primeiro elemento deste circuito é um capacitor, que tem como função eliminar a componente CC do sinal gerado pelo modulador. Uma nova componente CC (com o valor de 6V) é adicionada ao sinal através de um divisor de tensão. Este procedimento foi adotado para que quando for necessária a utilização de circuitos implementados com amplificadores operacionais ou circuitos integrados que requerem alimentação, esta

alimentação não seja simétrica. Isto facilita o projeto de uma fonte de alimentação para o circuito.

Em seguida temos o circuito de elevação de potência propriamente dito. Este circuito reproduz o sinal de tensão de entrada, no entanto é capaz de fornecer uma corrente mais elevada caso seja necessário. O divisor de tensão garante que o sinal mantenha um valor médio de 6V. Os dois diodos servem de proteção, garantindo que a tensão neste ponto nunca esteja acima de 12V e nunca abaixo de 0V.




Figura 18- Etapa de potência do emissor (Vi: entrada, Vo: saída)

4.4. FILTRO DO MODULADOR

O sinal gerado pelo circuito anterior deve ser transmitido através da rede elétrica. Não é possível ligar a saída do circuito de potência direto na rede, pois neste caso o sinal da rede elétrica danificaria todo o circuito. Como a frequência do sinal gerado pelo circuito modulador é muito maior do que a frequência do sinal da rede elétrica um filtro passa alta pode ser adicionado ao circuito. Isso garante que os sinais de frequências mais elevadas sejam injetados à rede elétrica sem que o circuito modulador perceba o sinal da rede elétrica. O filtro passa alta implementado apresenta uma frequência de corte de 100 KHz. A figura 21 mostra a etapa de potência acrescida do filtro.




Figura 19- Etapa de potência mais o filtro (Vi: entrada, Vo: saída)

4.5. DEMODULADOR

Nesta etapa foi projetado um circuito que recebe uma onda cuja frequência pode assumir dois valores distintos e fornece uma tensão na saída correspondente a cada valor de frequência, ou seja, um circuito demodulador.

Como citado anteriormente, o circuito PLL pode ser utilizado como um demodulador caso o sinal de referência represente um sinal modulado por frequência tomando como saída o sinal de saída do filtro para o elo.

O CD 4046 possui dois comparadores de fase. Optou-se por utilizar o comparador II pois este mantém um ângulo de fase de 0° entre os sinais de referência e o sinal de entrada do comparador. Esta escolha deve ser feita antes de ajustar os parâmetros do circuito, pois o procedimento para determinar os valores dos componentes externos ao CD 4046 varia de acordo com o comparador escolhido. Outro aspecto relevante é o fato de que este comparador impede que o circuito entre no estado de travamento nas harmônicas da frequência central, o que pode ocorrer caso o outro comparador seja utilizado. Além disso, ao utilizar este comparador a faixa de travamento ($2f_L$) é igual à faixa de captura ($2f_C$).

O procedimento adotado para determinar R1, R2, C1 é o mesmo adotado na etapa de projeto do circuito modulador, mas como citado anteriormente, estes valores foram ajustados para se obter um funcionamento melhor do circuito. Deve-se observar que ao

final deste ajuste a faixa de operação do circuito demodulador será maior do que a faixa de operação do modulador.

Como estaremos utilizando o funcionamento do PLL para efetuar a demodulação do sinal transmitido, será necessário fechar o elo através de um filtro. Optou-se por utilizar um filtro passa baixas passivo de primeira ordem. A frequência de corte deste filtro também foi ajustada para se obter a melhor resposta do circuito. A frequência de corte ajustada para este filtro é de 13kHz.

Nesta configuração o CD4046 opera como um circuito demodulador. O sinal de saída do seguidor de tensão é tomado como o sinal demodulado. Para usar esta saída do CD 4046 é necessário conectar o pino 10 ao 0V através de um resistor de 10 kΩ. Nota-se que neste circuito a entrada “inhibit” está conectada ao 0V, pois como se trata do receptor seu funcionamento deve estar sempre habilitado.

No circuito modulador os sinais de nível lógico 0 e 1 correspondem respectivamente às frequências mínima e máxima do OSC. Já no circuito demodulador, estas frequências não representam os valores extremos da faixa de travamento. Isto faz com que a tensão correspondente ao nível lógico 0 seja um valor maior que 0V e a tensão correspondente ao nível lógico 1 seja um valor menor que 5V. Posteriormente será apresentado um circuito comparador que resolve esta questão.




Figura 20- Circuito PLL demodulador.

4.6. RECEPÇÃO DO DEMODULADOR

O circuito demodulador implementado com o CD 4046 não pode receber o sinal diretamente da rede. Um circuito anterior ao demodulador deve sinal deve condicionar este sinal. A figura 23 mostra este circuito. O primeiro elemento deste circuito é um filtro passa altas. A função deste filtro é garantir que somente sinais de alta frequência sejam injetados no circuito e que o sinal da rede elétrica seja rejeitado. O filtro implementado foi o mesmo implementado no circuito modulador. Um divisor de tensão garante que o valor médio deste sinal seja 6 V, para que a alimentação de circuitos integrados utilizados posteriormente não seja simétrica, como citado anteriormente. A função dos diodos é impedir que o sinal neste ponto do circuito ultrapasse 12 V e nunca esteja abaixo de 0V. A seguir, o sinal passa por um filtro passa baixas, para rejeitar sinais de frequências maiores do que o limite superior da faixa de operação do circuito demodulador. O filtro passa baixas tem a frequência de corte de 663 kHz.




Figura 21 - Primeira etapa do condicionamento (Vi: entrada, Vo: saída)

Nota-se que esta primeira etapa do condicionamento do sinal tem a característica de um filtro passa faixa. A banda passante deste circuito é muito superior à faixa de operação do circuito demodulador. Como explicado anteriormente, na seção de fundamentos teóricos, um sinal que não represente nível lógico 0 ou 1 pode passar por este filtro, impedindo assim a demodulação do sinal transmitido. Entretanto, levando em conta que a banda passante do circuito está muito acima da frequência do sinal da rede elétrica, pode-se esperar que apenas os sinais transmitidos estejam dentro desta banda passante.

Temos ainda nesta etapa um circuito RC que tem um comportamento de filtro passa altas com frequência de corte de 400Hz. Este filtro tem a função de retirar a componente

CC do sinal, pois assim evita-se a propagação de algum ruído CC que esteja interferindo no sinal.

O sinal resultante do circuito anterior deve apresentar uma das frequências de operação do circuito modulador, no entanto a forma desta onda pode estar distorcida. Para garantir que o circuito demodulador, implementado com o CD 4046, receba uma onda quadrada o circuito de condicionamento de sinal da figura 24 foi implementado.




Figura 22- Amplificador de tensão e comparador com histerese (Vi: entrada, Vo: saída)

Temos inicialmente nesta etapa um circuito RC que tem o comportamento de um filtro passa altas com frequência. Este filtro tem a função de retirar algum ruído CC proveniente da etapa anterior.

Em seguida temos dois comparadores. O primeiro é um amplificador de diferenças, implementado com um amplificador operacional (TL074CN). Nota-se que o resistor utilizado neste circuito é o mesmo que está ligado ao capacitor no circuito RC. Este circuito recebe na sua entrada não inversora um sinal de 6V, com isso sua saída é um sinal de onda com valor médio 6V, independente do valor médio da etapa anterior. Caso o amplificador operacional apresentasse um comportamento ideal o sinal de saída deste comparados seria uma onda quadrada de valor médio 6V. Este não é o caso, pois o amplificador operacional não apresenta um tempo de resposta baixo o suficiente. O resultado deste circuito, no entanto, tem um resultado satisfatório como uma primeira etapa de condicionamento da forma de onda. Cabe ressaltar que para esta aplicação a alimentação do circuito integrado não é simétrica.

O segundo é um comparador com histerese implementado com o circuito integrado LM311N (trata-se de um comparador de tensão com uma alta velocidade de resposta). Este circuito recebe o sinal do seguidor de tensão, com valor médio de 6 V, e gera como sinal de saída uma onda quadrada que oscila entre 0 e 5 V. A característica de alta velocidade de resposta do circuito integrado utilizado neste comparador é fundamental para que se tenha como saída uma onda quadrada com uma frequência elevada.

Neste ponto o sinal já está condicionado e pode ser injetado no circuito demodulador implementado com o CD4046; no entanto, o circuito demodulador como um todo ainda não está completo. A faixa de captura do CD4046 utilizado como demodulador está ajustada de tal forma que a frequência mínima de operação é a mesma do circuito modulador. Desta forma a frequência correspondente ao nível lógico 0 do modulador é a mesma que produz uma tensão de saída do demodulador igual a 0 V. Já a frequência máxima do circuito demodulador é maior do que a frequência máxima do circuito modulador, ou seja a frequência máxima gerada pelo circuito modulador produz um valor de tensão inferior a 5V. Além disso, devido à dinâmica do circuito PLL, a tensão deste sinal não se mantém em um valor constante. Para que a saída do circuito demodulador represente um sinal TTL deve-se adicionar um comparador de tensão na saída do CD4046. Este comparador está representado na figura 25.




Figura 23 - Comparador posterior ao demodulador (Vi: entrada, Vo: saída)

O comparador implementado nesta fase utiliza o mesmo circuito integrado utilizado no comparador com histerese. Trata-se de um comparador de tensão ajustado para gerar uma onda na saída que oscila entre 0 e 5 V. O circuito demodulador está agora completo.

4.7. OPTOACOPLAMENTO

Com o projeto do emissor e do receptor concluídos, deve-se testar o sistema. Antes de testar ainda foram adicionados alguns componentes aos circuitos. Trata-se de dois circuitos com optoacopladores, implementados de acordo com a figura 26. Estes circuitos são necessários pois o modem receberá o sinal a ser enviado de algum dispositivo eletrônico dotado de uma interface serial, como microcontroladores ou computadores. É interessante que estes dispositivos estejam isolados do modem para evitar possíveis danos aos mesmos caso apareça algum sinal indesejado no sistema. Deve-se observar também que a configuração apresentada inverte o sinal a ser transmitido, quando um sinal de nível lógico 0 é passado para o optoacoplador de alta velocidade (6N136) o mesmo gera um sinal de nível lógico 1. Isto não interfere na transmissão de dados pois um circuito similar está presente depois do demodulador.




Figura 24- Circuito de optoacoplamento (a) emissor (b) receptor

4.8. FONTE DE ALIMENTAÇÃO

A fonte de alimentação projetada para este circuito está representada na figura 27.




Figura 25 - fonte de alimentação

4.9. APARATO EXPERIMENTAL

Para testar o circuito elaborado foi implementada uma “rede elétrica controlada” utilizando um varivolt, conforme ilustrado na figura 28. Como a entrada desta rede controlada é um varivolt pode-se ajustar o valor de sua tensão. A alimentação do varivolt utilizado é de 220V RMS, 60Hz, e sua tensão de saída pode ser ajustada até 240V RMS. A figura também apresenta um emissor de onda quadrada, trata-se de um oscilador de onda quadrada implementado com o circuito integrado SN74HC14N. A frequência deste oscilador foi variada até o ponto em que o circuito receptor não fosse capaz efetuar a demodulação. Escolheu-se transmitir uma onda quadrada, pois este é o pior caso, em termos de transições entre nível lógico 0 e 1, possível. A frequência do oscilador foi variada até atingir um limite em que o circuito não fosse capaz de realizar a modulação ou a demodulação.




Figura 26- Modem conectado a rede controlada

5. RESULTADOS EXPERIMENTAIS

5.1. EMISSOR

Os sinais obtidos em pontos intermediários dos circuitos modulador e demodulador, foram capturados com os elementos conectados à rede controlada, sem um sinal de alta tensão na mesma.

O circuito oscilador citado anteriormente, gera uma onda quadrada que é passada para o circuito implementado com o optoacoplador. A figura 29 mostra os dois sinais, sendo o sinal do canal 1 do osciloscópio a onda gerada e o sinal do canal 2 o sinal de saída do optoacoplador.




Figura 27- Sinal gerado pelo oscilador e sinal de saída do optoacoplador, sinal enviado (curva acima) e sinal recebido (curva abaixo).

Pode-se observar que o sinal é invertido pelo circuito optoacoplador, como esperado. Um fato importante a ser observado é que o ciclo de trabalho da onda gerada pelo oscilador é maior que 50%. Como se trata de um sinal de teste apenas, isso é tolerado.

Obviamente o sinal gerado no demodulador deve apresentar um ciclo de trabalho maior que 50%, no entanto espera-se que seja de mesmo valor, ou um valor muito próximo. Isto será verificado posteriormente. A frequência de 1,852 kHz é a frequência máxima em que o sistema é capaz de realizar a modulação e demodulação do sinal transmitido. Desta forma pode-se dizer que a velocidade máxima de transmissão deste modem é cerca de 3,6 Kbps.

O sinal anterior é o sinal que será transmitido, ou seja, o sinal de entrada do modulador. A saída da primeira etapa do circuito modulador, o modulador implementado com o CD4046, é mostrada na figura 30..




Figura 28 - Saída do circuito modulador implementado com o CD4046

Aqui aparece a primeira dificuldade na transmissão via rede elétrica; a distorção do sinal de saída do circuito emissor devido às características da rede. Esperava-se uma onda quadrada com frequência variável, o que não acontece. Este fato não impossibilita a transmissão de dados via rede elétrica como será mostrado posteriormente. O sinal foi capturado quando sua frequência era mínima (330kHz). A faixa de operação do circuito é de 100kHz (sua frequência máxima é 430kHz).

A saída da etapa seguinte, de potencia, é mostrada na figura 31




Figura 29 - saída do circuito de potencia

Observa-se mais uma vez uma grande distorção na forma de onda. O valor médio está em 6V.

Por ultimo temos a saída do filtro passa altas mostrado na figura 32.




Figura 30 - Sinal de saída do filtro do emissor.

Este sinal é idêntico ao anterior, pois não existe um sinal de tensão na rede controlada.

5.2. RECEPTOR

A figura 33 mostra o sinal enviado pelo emissor no canal 1 e o sinal recebido pelo receptor no canal 2. Como se pode observar o sinal não sofre grande atenuação ou distorção entre um dispositivo e outro.




Figura 31- Sinal enviado (curva acima) e sinal recebido (curva abaixo).

Após a etapa de filtragem do circuito, temos um sinal idêntico ao apresentado na figura 33 (canal 2), pois não há sinal na rede controlada. A apresentação deste sinal é dispensada.

A etapa de condicionamento da forma de onda mostra-se eficiente como se pode observar na figura 34.




Figura 32- saída da etapa de condicionamento da forma de onda.de entrada do demodulador implementado como CD4046

Um problema que se observa aqui é o fato desta onda não apresentar um ciclo de trabalho igual a 50%. O CD4046 poderia não operar corretamente com este sinal de entrada, o que não ocorreu, a resposta do circuito demodulador se mostrou satisfatória conforme a figura 35.




Figura 33 - Saída do demodulador implementado com o CD4046

A faixa de frequência do circuito receptor foi ajustada para ser maior do que a faixa de frequência do emissor. A frequência mínima é a mesma para os dois circuitos, com isso a frequência mínima do emissor produz um sinal de 0V na saída do CD4046. Já a frequência máxima do receptor é superior à frequência máxima do emissor, com isso a frequência máxima do emissor produz um sinal inferior a 5V na saída do CD 4046. A saída do CD4046 ainda não é uma onda quadrada, isto é explicado pelo funcionamento do circuito PLL. Existe um tempo de resposta que impede que sua saída varie instantaneamente. Além disso, como a frequência máxima do emissor não corresponde à frequência máxima do receptor, o PLL tentará se estabilizar em um determinado valor. Devido às limitações do CD4046 sua saída irá oscilar em torno de um valor médio, o que se pode observar.

O circuito posterior ao CD4046 condiciona a saída do mesmo, o que se pode observar na figura 36.




Figura 34 - saída da etapa de condicionamento da forma de onda.de saída do demodulador implementado com o CD4046

Este sinal não ainda não pode ser utilizado como resultado da demodulação, pois seu valor mínimo não é 0V e seu valor máximo é inferior à 4V. Além disso, o sinal modulado foi invertido pelo optoacoplador do circuito emissor. O optoacoplador do demodulador resolve estas duas questões conforme mostra a figura 37.




Figura 35- Saída do optoacoplador do demodulador

Um problema observado nesta etapa é a velocidade de resposta do circuito optoacoplador. O circuito integrado foi escolhido por apresentar uma alta velocidade de resposta em comparação com outros dispositivos e apresentou um bom funcionamento no circuito modulador, mas, como se vê, o circuito implementado com este componente no demodulador não é rápido o suficiente. A consequência disto é uma diferença (de cerca de 3%) no ciclo de trabalho entre o sinal transmitido e o resultado da demodulação, conforme mostra a figura 38. O sinal transmitido foi capturado no canal 1 e o resultado da modulação no canal 2.




Figura 36- Sinal transmitido e resultado da demodulação, sinal enviado (curva acima) e sinal recebido (curva abaixo).

5.3. TRANSMISSÃO VIA REDE ELÉTRICA

Nesta etapa observa-se o comportamento do sistema quando há um sinal na rede elétrica controlada.

A figura 39 mostra um sinal senoidal, com frequência 60Hz, 5V pico a pico e acrescido do sinal transmitido. Devido à baixa amplitude desta onda pode –se observar a componente CC de 6V proveniente do sinal transmitido.




Figura 37- Sinal senoidal de baixa amplitude acrescido do sinal transmitido

A figura 40 mostra uma onda senoidal com valor eficaz de 50V, 60Hz, acrescida do sinal transmitido, capturada no canal 1 e o sinal demodulado, capturado no sinal 2.




Figura 38 - Sinal senoidal de 50V RMS e sinal demodulado.

Por ultimo temos uma onda senoidal com valor eficaz de 110V, 60Hz, acrescida do sinal transmitido e o sinal demodulado apresentados nas figuras 41. e 42, respectivamente.




Figura 39- sinal senoidal de 110V RMS




Figura 40- Sinal demodulado (transmitido com o sinal senoidal de 110V RMS)

6. CONCLUSÃO

A proposta inicial deste projeto foi desenvolver um dispositivo que possibilitasse a comunicação via rede elétrica. Para atingir este objetivo foi elaborado um circuito eletrônico projetado para esta finalidade.

O circuito apresentado neste trabalho foi implementado e testes iniciais foram realizados. Não se pode afirmar, no entanto, que se trata de um trabalho completo, algumas questões ainda precisam ser investigadas.

Os testes realizados neste circuito foram feitos dentro de um ambiente controlado. A implementação do circuito foi feita em uma placa do tipo *proto-board*, devido a este fato preferiu-se não testar este circuito na rede elétrica real. Para isto seria mais adequada a implementação do circuito proposto em uma placa de desenvolvimento de circuito ou uma placa de circuito impresso.

Houve uma tentativa de se efetuar tal implementação, no entanto, não foi concluída em tempo. Apesar desta etapa não ter sido apresentada neste trabalho cabe aqui relatar que a principal dificuldade encontrada foi a alta sensibilidade em relação aos capacitores requeridos pelo circuito integrado CD4046. Observou-se uma grande diferença entre os valores utilizados na implementação do circuito em *proto-board* e em uma placa de desenvolvimento de circuitos, o que requer uma fase de ajustes destes valores.

Nos testes efetivamente realizados e aqui apresentados o circuito apresentou um bom desempenho. O principal problema verificado foi o aumento do ciclo de trabalho do sinal resultante da demodulação, proporcionado pelo circuito optoacoplador implementado. Pode-se dizer que a transmissão de dados via rede elétrica foi possível utilizando o modem proposto, tendo em vista que o problema está apenas na parte de interface do demodulador com dispositivos de comunicação e não no sistema de modulação-demodulação propriamente dito.

A continuação deste projeto pode ser dada primeiramente através da implementação deste circuito em placas de circuito impresso e testes para verificar a validade deste circuito em redes elétricas reais. A partir daí pode-se desenvolver duas linhas de estudos uma relacionada à melhoria do circuito em si, averiguando as limitações do circuito atual e

propondo melhorias. Outra possibilidade é a utilização deste circuito para comunicação de diversos equipamentos em projetos de automação predial.

7. REFERÊNCIAS BIBLIOGRÁFICAS

Site da Web do Fabricante HTH, www.hth.com

Site da Web do Fabricante SmartHome www.smarthome.com,

AN177 An Overview of the Phase Locked Loop (PLL), Philips, Nota de aplicação

CD 4046 Micropower Phase Locked Loop; Fairchild Semiconductor, Ficha Técnica

LM1893/LM2893 Carrier- Current Transceiver, National Semiconductor, Ficha Técnica

TDA5051 Home Automation Modem; Philips; Ficha Técnica

The X-10 Power House Power Line Interface PL513 and TW523, X-10 Power House, Nota de Aplicação

Best, Roland E.; *“Phase Locked Loop”*, McGraw-Hill Book Company, New York, 1984

Black, Harold S.; *“Modulation Theory”*, D. Van Nostrand Company, New York, 1953

Carlson, A. Bruce; *“Sistemas de Comunicação”*, McGraw-Hill do Brasil, São Paulo, 1981

Figueira, Luis; Peças, Rubens; *“Comunicações em Linha Elétrica”*. Instituto Superior Técnico, Lisboa, 2003

Mohan, Ned; Undeland, Tore M.; Robbins, WilliamP., *“Power Eletronics- Converters, Applications and Design”*, John Wiley & Sons, New York, 1989.

Sedra, Adel S.; Smith, Kenneth C.; *“Microeletrônica”*, Pearson Education, São Paulo, 2000

Watson, Bob; *“FSK: Signals and Demodulation”*, Ficha Técnica, WJ Communication Inc, 1980

Zsoldost, Gabor; Balas, Ferec; Imre, Sandor; Pap, Laszlo; *“ Performance Comparison of Diferent PowerLine Telecommunication Architectures”*, Budapest University of Tecnology and Economics, Department of Telecommunications, Mobile Communications Laboratory, Budapest.

1.	INTRODUÇÃO.....	1
2.	REVISÃO DA LITERATURA.....	3
2.1.	Comunicação via rede elétrica.....	3
2.2.	Tipos de modulação.....	3
2.3.	Protocolos.....	4
2.3.1.	X-10.....	4
2.3.2.	Teoria de transmissão para o X-10.....	4
2.3.3.	Microsoft Simple Control Protocol.....	6
2.3.4.	Algumas características do SCP.....	6
2.3.5.	Velocidades de comunicação.....	7
3.	FUNDAMENTOS TEÓRICOS.....	8
3.1.	Caracterização da rede elétrica.....	8
3.2.	Modulação FSK.....	8
3.2.1.	Introdução.....	9
3.2.2.	FSK binária.....	9
3.2.3.	Multiplexação por divisão de frequência - Frequency Division Multiplex (FDM).....	12
3.2.4.	Demodulação FSK.....	13
3.3.	ELO FECHADO POR FASE.....	17
3.3.1.	Introdução.....	17
3.3.2.	Princípio de funcionamento.....	17
3.3.3.	Parâmetros do PLL.....	21
3.3.4.	Efeito do filtro passa baixa no circuito.....	23
3.3.5.	O circuito integrado CD4046BC.....	23
4.	DESENVOLVIMENTO.....	25
4.1.	Concepção.....	25
4.2.	Modulador.....	26
4.3.	Etapa de potência para o modulador.....	28
4.4.	Filtro do modulador.....	29
4.5.	Demodulador.....	30
4.6.	Recepção do demodulador.....	32
4.7.	Optoacoplamento.....	35
4.8.	Fonte de alimentação.....	35
4.9.	Aparato experimental.....	36
5.	RESULTADOS EXPERIMENTAIS.....	38
5.1.	Emissor.....	38
5.2.	Receptor.....	41
5.3.	Transmissão via rede elétrica.....	45
6.	CONCLUSÃO.....	49
7.	REFERÊNCIAS BIBLIOGRÁFICAS.....	51

LISTA DE FIGURAS

Figura 1 - Sinal da rede elétrica adicionado de sinais de 120 khz – modificado (Figueira, 2003).....	4
Figura 2- Formato de mensagem X-10- ficha técnica- Power House	5
Figura 3– Modelo de transmissão de uma mensagem X-10 – ficha técnica Power House	6
Figura 4. Modulação FSK. Os dados binários (a) modulam em frequência a portadora para produzir o sinal FSK (b), o qual tem a frequência característica (c) – modificado(Watson,1980)	9
Figura 5 - Parâmetros da modulação FSK- modificado(Watson,1980)	10
Figura 6 - Sinais síncrono (a) e assíncrono (b)-modificado(Watson,1980)	12
Figura 7 - Sinal FSK típico em modulação FDM (VTF) com 16 canais- modificado (Watson,1980)	13
Figura 9- Espectro de frequências simplificado de um sinal FSK binário típico –modificado (Watson,1980)	15
Figura 10–Sinal FSK imerso em ruído	16
Figura 11-Espectro de demodulação simplificado para demoduladores FSK do tipo filtro – modificado (Watson,1980)	16
.Figura 12- Demodulador FSK com filtros casados- modificado (Watson,1980).....	17
Figura 14- variação no sinal de entrada – modificado (Best, 1980).....	21
Figura 15 – Faixas de operação do PLL – modificado (nota de aplicação- Philips).....	23
Figura 16- Representação do CD4046 –(ficha técnica do fabricante).....	24
Figura 17- Concepção do emissor do emissor.....	25
Figura 18- Concepção do receptor	26
Figura 19 - PLL ajustado como emissor.....	28
Figura 20- Etapa de potência do emissor (Vi: entrada, Vo: saída).....	29
Figura 21- Etapa de potência mais o filtro (Vi: entrada, Vo: saída).....	30
Figura 22- Circuito PLL demodulador.	31
Figura 23 - Primeira etapa do condicionamento (Vi: entrada, Vo: saída).....	32
Figura 24- Amplificador de tensão e comparador com histerese (Vi: entrada, Vo: saída) ..	33
Figura 25 - Comparador posterior ao demodulador (Vi: entrada, Vo: saída).....	34
Figura 26- Circuito de optoacoplamento (a) emissor (b) receptor	35
Figura 27 - fonte de alimentação	36
Figura 28- Modem conectado a rede controlada	36
Figura 29- Sinal gerado pelo oscilador e sinal de saída do optoacoplador, sinal enviado (curva acima) e sinal recebido (curva abaixo).....	38
Figura 30 - Saída do circuito modulador implementado com o CD4046.....	39
Figura 31 - saída do circuito de potencia.....	40
Figura 32 - Sinal de saída do filtro do emissor.....	40
Figura 33- Sinal enviado (curva acima) e sinal recebido (curva abaixo).....	41
Figura 34- saída da etapa de condicionamento da forma de onda.de entrada do demodulador implementado como CD4046.....	42
Figura 35 - Saída do demodulador implementado com o CD4046.....	43
Figura 36 - saída da etapa de condicionamento da forma de onda.de saída do demodulador implementado com o CD4046.....	44
Figura 37- Saída do optoacoplador do demodulador.....	44

Figura 38- Sinal transmitido e resultado da demodulação, sinal enviado (curva acima) e sinal recebido (curva abaixo).....	45
Figura 39- Sinal senoidal de baixa amplitude acrescido do sinal transmitido.....	46
Figura 40 - Sinal senoidal de 50V RMS e sinal demodulado.....	47
Figura 41- sinal senoidal de 110V RMS	47
Figura 42- Sinal demodulado (transmitido com o sinal senoidal de 110V RMS).....	48

LISTA DE TABELAS

Tabela 1- Produtos existentes no mercado	7
--	---